ATMEL A5D31 SDRAM Layout Guide
Placement:
1. 電源電容須放在對(duì)應(yīng)的PAD下方
Trace:
1. 同組訊號(hào)線須走同一層
a. Group1(第一層):
Net Name:DDR_DQM0、DDR_DQS0、DDR_D0~DDR_D7
b. Group2(第一層):
Net Name:DDR_DQM1、DDR_DQS1、DDR_D8~DDR_D15
c. Group3(第三層):
Net Name:DDR_DQM2、DDR_DQS2、DDR_D16~DDR_D23
d. Group4(第三層):
Net Name:DDR_DQM3、DDR_DQS3、DDR_D24~DDR_D31
e. Group6(第三層):Net Name: DDR_CLK、DDR_CLKN
*L4對(duì)應(yīng)到L3 CLOCK的區(qū)塊禁止走線,請(qǐng)用GND Plane包覆
f. Group5(第六層):
Net Name:DDR_CAS、DDR_RAS、DDR_WE、DDR_CKE、DDR_CS
g. Group6(第一層):DDR_VREF
*和其它訊號(hào)線、電源或地線間距150 mil
2. 線長(zhǎng):
a. 全部訊號(hào)線長(zhǎng)度需小于2000 mil或更短
b. Clock線長(zhǎng)最短與最長(zhǎng)誤差10mil
c. 全部訊號(hào)線(CLOCK、DQS、DQM、DQ、Address、Command)
須等長(zhǎng),線長(zhǎng)最短與最長(zhǎng)誤差10mil
3. 線寬、線距:
a. 阻抗表:
6層板 1.2T
層別 單端阻抗值及對(duì)應(yīng)之層別與線寬 差動(dòng)阻抗值及對(duì)應(yīng)之層別與線寬/線距
50 90 100
L1 5.5 5.5/6 4.5/6
L3 6 5/6 4/7
L4 6 5/6 4/7
L6 5.5 5.5/6 4.5/6
b. 同Group單線間距:12mil
c. 不同Group間距:20 mil
d. DDR_VREF 線寬:10 ml
4. 全部訊號(hào)線請(qǐng)使用圓弧繞線、不可使用45度繞線
5. 由TOP至其它層的Via請(qǐng)全部靠近CPU及SDRAM
6. 上下層的訊號(hào)線盡可能不要平行、要90度交叉
Plane:
Net Name:VDDIODDR 請(qǐng)?jiān)贚5 VCC層鋪整片
Net Name:1V8請(qǐng)走L5 VCC,線寬需40 mil