|
概述 |
|
在一個(gè)已有的PCB板子上分析和發(fā)現(xiàn)信號(hào)完整性問(wèn)題是一件非常困難的事情,即使找到了問(wèn)題,在一個(gè)已經(jīng)成型的板子上實(shí)施有效的解決方法也會(huì)花費(fèi)大量時(shí)間和費(fèi)用。一個(gè)最有效的方法就是在物理設(shè)計(jì)完成之前查找、發(fā)現(xiàn)并在電路設(shè)計(jì)過(guò)程中消除或減小信號(hào)完整性問(wèn)題,這就需要在EDA工具的輔助下,對(duì)電路的參數(shù)進(jìn)行仿真分析,以提前發(fā)現(xiàn)問(wèn)題,縮短研發(fā)周期,降低研發(fā)成本,同時(shí)也可以增強(qiáng)設(shè)計(jì)者的自信度。
應(yīng)華目前具有完善的SI仿真設(shè)計(jì)流程和SI問(wèn)題解決方案,布線前的仿真可以根據(jù)信號(hào)完整性的設(shè)計(jì)要求以及時(shí)序要求,幫助設(shè)計(jì)者選擇元器件、調(diào)整原器件布局、規(guī)劃系統(tǒng)時(shí)鐘網(wǎng)絡(luò)、以及確定關(guān)鍵網(wǎng)絡(luò)的短接策略和拓?fù)浣Y(jié)構(gòu);布線后的仿真可以評(píng)估走線的反射、振鈴、過(guò)沖、串?dāng)_,時(shí)序等參數(shù)是否符合設(shè)計(jì)要求,幫助發(fā)現(xiàn)潛在的SI問(wèn)題,提高設(shè)計(jì)的可靠性。
|
SI仿真內(nèi)容 |
|
1、反射仿真:評(píng)估信號(hào)由于阻抗失配而引起的一系列問(wèn)題,如過(guò)沖、振鈴、單調(diào)性、碼間干擾等。
2、串?dāng)_仿真:評(píng)估高密度走線時(shí)同層和相鄰層走線之間的串?dāng)_大小。
3、時(shí)序仿真:針對(duì)共用時(shí)鐘系統(tǒng)和源同步時(shí)鐘系統(tǒng)的時(shí)序要求,評(píng)估走線的電氣延時(shí)是否在設(shè)計(jì)時(shí)序要求之內(nèi)。
4、高速鏈路建模與仿真:對(duì)Ghz以上的高速串行鏈路進(jìn)行建模仿真分析,輸出走線,過(guò)孔,連接器,焊盤的S參數(shù)模型,評(píng)估信號(hào)的眼睛大小,抖動(dòng)大小以及誤碼率。
5、優(yōu)化分析:對(duì)以上特定的內(nèi)容,結(jié)合以往的設(shè)計(jì)經(jīng)驗(yàn),對(duì)走線進(jìn)行優(yōu)化設(shè)計(jì)分析,找出滿足設(shè)計(jì)的最優(yōu)解,提供優(yōu)化建議,如:短接方式,拓?fù)浣Y(jié)構(gòu),時(shí)序設(shè)計(jì)建議,差分對(duì)設(shè)計(jì)建議等等。
應(yīng)華可以提供的報(bào)告內(nèi)容包括:仿真設(shè)置條件,波形文件,時(shí)序參數(shù)列表,分析結(jié)果和結(jié)論,優(yōu)化建議等。
|
仿真流程 |
|